博通推出首个3.5D F2F封装技术，预计2026年生产

自博通(Broadcom)官网获悉，博通公司宣布推出其3.5D eXtreme Dimension系统级（XDSiP）封装平台技术。这是业界首个3.5D F2F封装技术，在单一封装中集成超过6000mm²的硅芯片和多达12个HBM内存堆栈，以满足AI芯片的高效率、低功耗的计算需求。

据介绍，博通的3.5D XDSiP平台在互联密度和功率效率方面较F2B方法实现了显著提升。这种创新的F2F堆叠方式直接连接顶层金属层，从而实现了密集可靠的连接，并最小化电气干扰，具有极佳的机械强度。博通的3.5D平台包括用于高效实现3D芯片堆叠的电源、时钟和信号互联的IP和专有设计流程。

Broadcom 3.5D XDSiP的关键优势

增强的互联密度：在堆叠的芯片之间实现了比F2B技术高7倍的信号密度。
更高的功率效率：通过使用3D HCB而不是平面的芯片间PHY，将芯片间接口的功耗降低了10倍。
降低延迟：在3D堆叠中，最小化了计算、内存和I/O组件之间的延迟。
紧凑的封装尺寸：使互连器和封装尺寸更小，从而节省成本并改善封装翘曲。

博通领先的F2F 3.5D XPU集成了四个计算芯片、一个I/O芯片和六个HBM模块，利用台积电先进的工艺节点和2.5D CoWoS®封装技术。博通基于行业标准工具的专有设计流程和自动化方法学确保了芯片的首次成功，尽管其极为复杂。3.5D XDSiP已在关键IP块（包括高速SerDes、HBM内存接口和芯片间互连）上展示了完整的功能和出色的性能。这一成就凸显了博通在设计和测试复杂3.5D集成电路方面的专业技能。

声明： 本网站原创内容，如需转载，请注明出处；本网站转载内容（文章、图片、视频等资料）的版权归原网站所有。如我们转载或使用了您的文章或图片等资料的，未能及时和您沟通确认的，请第一时间通知我们，以便我们第一时间采取相应措施，避免给双方造成不必要的经济损失或其他侵权责任。如您未通知我们，我们有权利免于承担任何责任。 我们的联系邮箱：news@cecb2b.com。