晶体管微缩提升 50%！Intel 新技术延续摩尔定律

芯研所援引互联网消息，近日，在 2021 IEEE 国际电子器件会议（IEDM）上，英特尔公布了在封装、晶体管微缩、量子物理学方面的多项关键技术新突破，其中一项名为 GAA RibbonFET（Gate-All-Around RibbonFET）技术再次引发行业热议，该技术能够通过堆叠多个（CMOS）晶体管，实现高达 30% 至 50% 的逻辑微缩提升，从而使得每平方毫米上容纳更多晶体管，以继续推进摩尔定律的发展。

众所周知，晶体管刚开始是二维的形式，后来变成 FinFET，就是变成三维封装，再后来变成 GAA，就是把 NMOS 叠在左边，PMOS 叠在右边，往上叠了几层，而 3D 就是直接把 NMOS 和 PMOS 直接叠在一起，这样相当于面积减少了一半，面积利用率提高，微缩技术达到了面积减少一半的要求。

而英特尔在论文中宣布了 GAA RibbonFET 技术在 3D CMOS 堆叠上的新突破，共有两种方法。方法一是依序，具体的工艺流程是将下面一层晶圆先做好，再将上面一层翻过来再做另外一层晶圆，这样能够有效提高性能；方法二是自对准，一种是通过光刻机对准，另一种叫做自我对准，要通过干蚀或者是沉积手段让晶圆自动对准。英特尔的自对准实现了 55 纳米的栅极间距，英特尔声称 " 这是非常了不起的突破 "。

实际上，随着晶圆制程越来越逼近物理极限，所有的业界同仁都在积极寻找新的解决思路和办法，以延缓摩尔定律的失效，而英特尔该项技术的突破，到底能够真的投入量产，我们还需要静待观察。

声明： 本网站原创内容，如需转载，请注明出处；本网站转载内容（文章、图片、视频等资料）的版权归原网站所有。如我们转载或使用了您的文章或图片等资料的，未能及时和您沟通确认的，请第一时间通知我们，以便我们第一时间采取相应措施，避免给双方造成不必要的经济损失或其他侵权责任。如您未通知我们，我们有权利免于承担任何责任。 我们的联系邮箱：news@cecb2b.com。